데모 갤러리

아래의 모든 예제는 IC Studio에 기본으로 포함되어 있습니다. 다음 명령으로 한꺼번에 엽니다.

cargo run --release -- --demo

또는 시작 페이지에서 Open demo project를 선택합니다. 데모는 범용 180 nm 테크놀로지를 사용하며 Ctrl+S로 저장하기 전까지 메모리에만 존재합니다. 특정 셀로 바로 이동하려면 --cell <name> --workspace <schematic|simulation|layout>을 덧붙입니다.

예제 프로젝트

같은 설계가 주제별로 나뉜 작은 프로젝트로도 제공됩니다. 시작 페이지의 Examples 카드나 File > Open Example로 엽니다(데모처럼 메모리에서 열림). 프로젝트 폴더로는 Documents/IC Studio/Examples에 있습니다. 설치 프로그램이 이 폴더에 쓰며, 설치나 업데이트 후 앱을 처음 시작할 때도 앱이 씁니다. 이미 있는 예제는 그대로 두므로 수정한 내용은 업데이트 후에도 유지됩니다. **File > Save Examples to Folder…**로 다른 위치에 쓸 수 있고, 명령줄에서는 ics examples <DIR>로 씁니다(--force가 없으면 기존 예제는 유지). ics examples는 목록을 표시합니다.

각 주제에는 레이아웃이 배치하는 셀도 들어 있습니다. 예를 들어 hierarchy에는 cmos_inverter가, pcells에는 PCell이 있습니다.

이 페이지의 후반부에는 청중 앞에서 IC Studio를 시연하기 위한 단계별 데모 스크립트가 있습니다.

하이라이트

전체 데모 셀

회로도와 레이아웃이 모두 있는 셀(full_adder, ota2s, nand2, nor2, ring_osc5, current_mirror, ota5t, sram6t, aps3t)은 전체 플로를 실행할 수 있습니다. 시뮬레이션, 레이아웃 열기, DRC와 LVS 실행, 기생 성분을 포함한 재시뮬레이션입니다.

데모 스크립트

각 스크립트는 청중 앞에서 그대로 진행할 수 있는 순서이며, 단계마다 예상되는 결과를 적어 두었습니다. 파란 상자는 말할 내용을 제안합니다.

1. 5분 둘러보기

회로 하나로 전체 루프를 보여 줍니다. 회로도, 시뮬레이션, 자동 레이아웃, 검증, 포스트 레이아웃 시뮬레이션입니다.

1. 전가산기 회로도로 앱을 시작합니다.

   cargo run --release -- --demo --cell full_adder --workspace schematic
   

2. F5를 누릅니다. Simulation 워크스페이스가 열리고 과도 해석 결과가 표시됩니다. a, b, ci가 여덟 가지 조합을 모두 거치고, s와 co가 진리표대로 따라갑니다.

3. Ctrl+4를 눌러 레이아웃을 엽니다. Ctrl+A로 모두 선택하고 Delete를 누릅니다. 레이아웃이 비워집니다.

4. Verify > Generate Layout from Schematic을 선택합니다. 28개 트랜지스터가 웰 탭과 함께 NMOS 행 위의 PMOS 행에 PCell로 나타나고, 아직 연결해야 할 모든 곳이 점선 플라이라인으로 표시됩니다.

5. Verify > Route Flylines를 선택합니다. 플라이라인이 metal1~metal3 와이어와 비아로 바뀌고, 콘솔에 배선된 넷이 보고됩니다.

6. 오른쪽 패널에서 Run DRC(위반 없음), 이어서 Run LVS(레이아웃이 회로도와 일치)를 누릅니다.

7. Ctrl+3을 누르고 Include layout parasitics를 체크한 뒤 F5를 누릅니다. 콘솔에 추출된 커패시턴스와 저항이 요약되고, 파형에 배선 지연이 반영됩니다.

2. 자동 배치 배선 단계별 시연

레이아웃에 관심이 많은 청중을 위해 천천히 진행합니다. 전가산기나 OTA를 사용합니다.

3. 아날로그 매칭

생성기가 연결성뿐 아니라 아날로그 구조도 이해한다는 것을 보여 줍니다.

1. Layout 워크스페이스에서 ota2s를 열고 Ctrl+A, Delete.
2. Verify > Generate Layout from Schematic. 콘솔에 매칭 그룹이 보고됩니다. 예를 들어 차동쌍과 미러가 양 끝에 더미 핑거를 두고 ABBA로 배치됩니다.
3. Verify > Route Flylines 후 Run LVS. LVS는 단위 핑거를 다시 회로도의 일곱 소자로 병합하고 더미는 무시합니다.
4. Ctrl+3과 F5를 누릅니다. AC 플롯에 약 80 dB의 개루프 이득이 표시됩니다.

4. 포스트 레이아웃 효과

1. Simulation 워크스페이스에서 ring_osc5를 열고 F5를 누릅니다. 발진 주기를 확인합니다.
2. Include layout parasitics를 체크하고 F5를 다시 누릅니다. 주기가 길어집니다. 레이아웃에서 추출한 배선 커패시턴스와 저항이 링 발진기를 느리게 합니다.

5. 규모

1. Layout 워크스페이스에서 inv_tiles를 엽니다. 인버터 8,192개입니다.
2. Ctrl+휠로 확대·축소하고, 휠이나 마우스 가운데 버튼으로 이동하며, F로 화면에 맞춥니다.
3. 1, 2, 9를 눌러 표시할 계층 깊이를 바꾸고, 인스턴스를 더블클릭해 안으로 들어갑니다.

6. 명령줄과 CI

창 없이 SPICE 넷리스트에서 검증된 GDS까지 같은 플로를 진행합니다. 다음을 ota.cir로 저장합니다.

* two-stage OTA
M1 x inp tail 0 nmos w=4u l=500n
M2 o1 inn tail 0 nmos w=4u l=500n
M3 x x vdd vdd pmos w=8u l=500n
M4 o1 x vdd vdd pmos w=8u l=500n
M5 tail vb 0 0 nmos w=4u l=1u
M6 out o1 vdd vdd pmos w=16u l=500n
M7 out vb 0 0 nmos w=4u l=1u
VDD vdd 0 dc 1.8
VINP inp 0 dc 0.9 ac 1
VINN inn 0 dc 0.9
VB vb 0 dc 0.65
.ac dec 20 1k 10g

그다음:

ics new demo                         # 데모 셀이 들어 있는 프로젝트
ics schematic demo my_ota ota.cir    # 넷리스트 -> 회로도와 시뮬레이션 설정
ics route demo my_ota --place        # 배치, 배선, 저장
ics drc demo my_ota                  # 위반 0개
ics lvs demo my_ota                  # 레이아웃이 회로도와 일치
ics sim demo my_ota --parasitics     # 포스트 레이아웃 AC
ics gds demo my_ota -o my_ota.gds    # 스트림 아웃

모든 명령은 실패하면 0이 아닌 코드로 종료하므로 이 순서를 그대로 CI 작업에 넣을 수 있습니다. 명령줄을 참고하세요.

7. 지켜보는 동안 AI 에이전트가 설계하기

Claude Code 같은 에이전트에 MCP 서버를 등록한 상태에서 앱을 시작하고 (cargo run --release -- --demo) 에이전트에게 다음과 같이 요청합니다.

열려 있는 IC Studio 프로젝트에서 이 넷리스트(ota.cir 붙여넣기)로 셀 my_ota를 만들고, 레이아웃을 생성해 배선한 뒤 DRC와 LVS를 실행하고, AC 시뮬레이션을 해서 개루프 이득을 알려 줘.

상태 표시줄에 MCP live가 표시됩니다. 창에 회로도가 나타나고, 이어서 배치된 소자, 배선된 와이어, DRC와 LVS 결과, AC 플롯이 차례로 나타나며, 각 단계는 콘솔에 MCP · <tool> ...로 기록됩니다. 모든 레이아웃 단계는 Ctrl+Z로 되돌릴 수 있습니다.